Icarus Verilog – компилатор на езика за хардуерно описание Verilog. Поддържа версии 1995, 2001 и 2005, частично SystemVerilog и някои разширения. Използва се за симулация и верификация на проекти. Освен това във версиите от 0.2 до 0.8 той може да се използва за синтез (в XNF), за FPGA Xilinx.
Icarus Verilog на разположение за OpenSolaris x86, FreeBSD, Linux, AIX, Microsoft Windows и Mac OS X. На разположение под лиценз GNU General Public License.
Програмата Icarus Verilog има възможност за свързване на разширителни модули за симулация и генериране на код.
Симулацията се извършва от виртуална машина. Резултатите от симулацията се записват в стандартен формат VCD (на английски език Value Change Dump – dump of value changes (изхвърляне на промени в стойностите)), за да видите резултатите от симулацията под формата на сигнални графики, ви е необходима съответна програма, например GTKWave.
Съдържание на пакета Icarus Verilog
Пакетът Icarus Verilog се състои от следните основни програми:
Същинският препроцесор и компилатор на езика Verilog. Извършва превод на изходния код в Verilog във файл с програма за симулация или в списък от връзки (netlist) за по-нататъшна обработка.
Виртуална машина, която изпълнява програмата за симулация, създадена от компилатора iverilog.
Помощна програма за опростяване на компилирането на модули VPI. Приема като вход списък от файлове с изходен код в C, C + + и файлове с обекти и извежда компилиран модул vpi-.
Пакетът включва и набор от програми за конвертиране на форматите vcd2fst, vcd2lxt, vcd2lxt2, vcd2vzt, vzt2vcd, vztminer, lxt2miner и lxt2vcd.
